Marco CARPENTIERI | ARCHITETTURA DEI CALCOLATORI ELETTRONICI

ARCHITETTURA DEI CALCOLATORI ELETTRONICI
DIPARTIMENTO di MATEMATICA,INFORMATICA ed ECONOMIA
Laurea
SCIENZE E TECNOLOGIE INFORMATICHE
6
 CFUOreCicloDocente
1ARCHITETTURA DEI CALCOLATORI ELETTRONICI
6 48 Secondo Semestre CARPENTIERI Marco 
 
Lingua insegnamento
 

Italiano

Obiettivi formativi e risultati di apprendimento
 

Comprensione della struttura di base delle architetture mono-processore e della loro logica di programmazione, capacità di realizzare l’analisi e la sintesi delle reti combinatorie e sequenziali, con particolare riferimento ai moduli combinatori e sequenziali fondamentali, acquisizione delle competenze necessarie per riconoscere le sequenze di microprogrammazione per un set di istruzioni di una architettura semplificata e per programmare in un linguaggio assembly, capacità di comprendere ed implementare le operazioni di basso livello realizzate dai principali moduli funzionali architetturali, al fine di rendere possibile la programmazione, competenze di base sui moduli fondamentali di un'architettura reale (mono-processore) e sulla valutazione delle prestazioni

Prerequisiti
 

Algebra e combinatoria di base

Contenuti del corso
 

Rappresentazione logica, funzionamento e realizzazione circuitale del modello architetturale a singolo processore

Programma esteso
 

1. Introduzione: Elaborazione ciclica CPU-RAM, Unità centrale di elaborazione, Unità aritmetico-logica, Unità di controllo, Registri di CPU, Memoria ad accesso casuale, Unità di input-output, Interfaccia

2. Rappresentazione dell’informazione: Introduzione, Codifiche numeriche, Modulo e segno, Esempi, Proprietà, Tecniche di codifica, Approssimazioni numeriche, Complemento a due, Notazione scientifica, Standard IEEE 754, Singola e doppia precisione, Notazione Esadecimale, Codici alfanumerici, Codici per il controllo di errori

3. Funzioni booleane, Porte logiche, Circuiti combinatori, Espressioni booleane, Algebra di commutazione, Minterm, Forme SOP, Teorema fondamentale e duale, Semplificazioni di espressioni, Circuiti minimali, Ottimizzazione di Carnaugh, Analisi e sintesi di circuiti, Basi

4. Codificatori, Codificatori di priorità, Decodificatori, Multiplatori, Demultiplatori, Memoria a sola lettura (ROM), Sintesi moduli fondamentali, Applicazioni

5. Latch, Analisi, Flip/flop set-reset, Flip/flop master slave ed edge trigered, Flip/flop di tipo d, Registri con caricamento/scorrimento parallelo, Memoria ad accesso casuale (RAM), Lettura/scrittura RAM

6. Aritmetica Binaria, Notazione posizionale, Aritmetica in modulo e segno, Somma di interi in complemento a due, Celle addizionatrici, Addizionatori seriali e paralleli, Circuiti moltiplicatori, Circuiti per la divisione, Celle ALU, Aritmetica in Virgola Mobile, Traboccamento

7. Architetture semplificate e modello di Von Neumann, CPU, RAM, Registri di CPU, Formati istruzione e programmi, Ciclo di programmazione, Microsequenze, Fetch ed execute di istruzioni, Indicizzazione della memoria

8. Architettura MIPS, Formati ed istruzioni MIPS, Esempi, Fasi di microprogrammazione e progetto, Pipelining, Indipendenza di istruzioni, Alee, Risoluzione delle alee, Prestazioni

9. Periferiche e dispositivi, Sincronizzazione, Protocollo di base, Varianti, Input/Ouput (I/O) programmato, I/O da Interruzione, I/O con accesso diretto alla memoria, Vantaggi e svantaggi delle tecniche di I/O, Cenni di multiprogrammazione, Dispositivi fisici di I/O, Mouse, Hard disk

10. Interfacccia, Bus, Classificazione, Bus sincroni/asincroni, Banda passante, Accesso, Arbitraggio, Standard

11. Prestazioni: Sistemi digitali, Risorse hardware e software, Tempi di esecuzione, Tempo di turnaround, Throughput, Utilizzo di CPU, Tempo di attesa, Scala temporale, Periodo e frequenza di clock, Scala metrica di misurazione della frequenza, Definizione di prestazione, Confronto di prestazioni, Calcolo del tempo di esecuzione, Numero medio di cicli di clock per istruzione (CPI), Stima/calcolo dei CPI, Overclocking, MIPS, MFLOPS, Svantaggi, Anomalie, Valutazione delle prestazioni

12. Gerarchia di memoria: Località spaziale e temporale, Livelli e gerarchia, Principi fondamentali, Assunzioni, Capacità, Velocità di accesso, Costi, DRAM, SRAM, Prestazioni, Tempo di successo, Penalità di fallimento, Progetto di una gerarchia, Cache, Organizzazione con indirizzamento diretto, Locazioni di una Cache, Schema con indirizzamento diretto, Gestione dei successi, Gestione dei fallimenti, Indicizzazione di blocchi di dati,Implementazione di schemi di indicizzazione a blocchi, Dimensione dei blocchi e prestazioni, Schemi di
progetto, Prestazioni

Appendici

- Traduzione del software – Traduttori, Elaborazione di programmi, Compilatori, Binding, Schema di traduzione, Segnalazione di errori, Tavola dei simboli, Assemblatore, Collegatore, Caricatore

- Assembler: Linguaggio C, Programmi ed assembler, Verifiche, Esempi di programmazione, Assembler MIPS, Macro, Direttive, Allocazione di memoria, Convenzioni utilizzo registri, Procedure, I/O, Controllo/lettura ricevitore, Esempi di traduzione di codice C, Servizi di sistemaper I/O MIPS

Metodi didattici
 

Lezioni, seminari, proiezioni diapositive, discussioni interattive

Modalità di verifica dell'apprendimento
 

Presentazione di elaborati scritti sugli argomenti di programma, seminari/colloqui orali/scritti

Testi di riferimento e di approfondimento, materiale didattico Online
 

- Introduzione alla organizzazione ed alla progettazione di un elaboratore elettronico, Franco P. Preparata, Franco Angeli editore, 2002

- Struttura e progetto dei calcolatori: l’interfaccia hardware e software, David A. Patterson e John L. Hennessy, Zanichelli editore, 2006

- Dispense del corso, disponibili sul sito dell'insegnamento (vedi piattaforma moodle unibas)

Metodi e modalità di gestione dei rapporti con gli studenti
 

Lezioni frontali, seminari, presentazioni diapositive commentate, discussioni interattive, modalità telematiche

Date di esame previste
 

Nei mesi di febbraio, maggio, luglio, settembre e dicembre (preferibilmente terza o quarta settimana del mese

Seminari di esperti esterni
 

No

 
Fonte dati UGOV